本研究は、大規模言語モデル（LLM）を活用して近似乗算器の設計を自動化する革新的なアプローチを提案しています。近似乗算器は計算精度を意図的に低下させることで、消費電力、レイテンシ、シリコン面積の削減を実現する技術であり、ニューラルネットワークなどの誤り耐性を持つ応用分野に特に適しています。 この研究の核となるのは、共進化アルゴリズムの導入です。従来のアプローチとは異なり、ドメイン固有の学習を必要としない汎用的なLLMを活用することで、最適化された8ビット近似乗算器の設計プロセスを自動化します。このアルゴリズムの特徴は、候補回路の集団とLLMによる修正を制御するプロンプトテンプレートの集団を同時に進化させることにあります。これにより、LLMとハードウェア設計の知識を効果的に組み合わせた最適化が可能になります。 実験結果は、複数の設計目標に対して本手法の有効性を示しています。提案手法で発見された近似乗算器は、高度に最適化されたEvoApproxLibライブラリの回路と比較して、誤り率と面積のトレードオフにおいて改善された特性を実現しています。このアプローチにより、ハードウェア設計の効率化とLLM技術の応用範囲の拡大が同時に達成されることが示されました。