アナログメモリを用いたインメモリコンピューティングは、ニューラルネットワークの推論を高速かつ低消費電力で実行できる有望な技術として注目されています。しかし、メモリセルに蓄積された電荷が時間とともに漏れる「保持ロス」が発生すると、推論精度が低下するという課題がありました。本研究は、この保持ロスの影響を効果的に軽減する手法を実験と システムレベルシミュレーションを通じて実証しています。 研究チームは、標準的な65nm CMOSプロセスで製造されたシングルポリ浮遊ゲート型のアナログ不揮発性メモリアレイを用いて実験を行いました。保持ロス統計のモデルを実験データで校正し、VGG-10/CIFAR-10やWideResNet-28-10/CIFAR-100といったニューラルネットワークモデルへの影響をシステムレベルで評価しています。 提案される軽減手法は、回路レベルでの補償技術とアルゴリズムレベルでのバッチ正規化再校正の両者を組み合わせるというアプローチです。この複合的な対策により、プログラミング後60日経過した時点においても、ベースライン推論精度を2～4%以内の範囲で回復させることに成功しています。 この成果は、アナログメモリを活用した省電力AIチップの実用化に向けた重要なステップとなります。保持ロスという根本的な物理的制約を工学的に克服することで、より実用的で信頼性の高いインメモリコンピューティングシステムの実現が可能になるでしょう。